数字系统设计

我校课程官方名称：数字系统设计，与 数字系统设计实践 算是两门课，成绩不互通。

网课：西安电子科技大学（任爱峰老师主讲）——《数字电路与系统设计》

数系算是简单的一门课了，网课总计 33h，开个 3 倍速，跳过非重点也就 9h，绝对的速通（x

20230628：考完了，这个笔记实际上用处不算太大，不如认真研究考题的内容。但是看的网课还是有用的。

逻辑运算

运算率

满足完整的分配率：

• A(B+C) = AB + AC
• A+BC = (A+B)(A+C)
• 消去律（附加律）：AB + ¬AC + BC = AB + ¬AC
• 反演规则与对偶规则：对偶变量保持不变，反演变。

其他概念

最小项是与项的子集，如 AB，最大项反之

卡诺图

注意无关项的影响 - 复习

组合逻辑电路

• 全加器：S = A^B^C , C = (A^B)C + AB
• 编码器：输入 2^n 端口，输出 n 端口，同时只能有一个端口输入。相当于输入端口号转二进制
• 译码器：反编码；74138

  需要掌握译码器的扩充，实现逻辑函数

• 多路选择器（MUX）
• 分配器（DEMUX）：逆选择器

竞争与冒险

当两个卡诺圈相切 / 出现 X+¬X | X*¬X 时可能会发生冒险

解决：

1. 增加冗余项
2. 增加延时（RC 滤波器）
3. 加使能脉冲

触发器（Flip Flop）

有的触发器有 static 异步信号的输入。比时钟信号优先。

• 基本 RS 触发器（Reset & Set），两个与非门组成，交叉反馈。三个状态：置数，复位，保持。（+不允许）

  • 均为 0 则保持。不可均为 1.
  • 不允许状态也可能有确定的输出，仅在 00 -> 11 时，有不确定输出。

• 钟控：加了控制信号 CP。CP=1：工作，CP=0：保持。

  • 钟控 D 触发器（Delay, 寄存器）：R===¬S, S=D, Q_n+1 = D
  • 钟控 T 触发器（Toggle）：Q_n+1 = T ^ Q_n，T=0 Hold, T=1 Revert
  • JK 触发器，T 触发器拆输入。功能最多。Q_n+1 = J¬Q_n + ¬KQ_n

  J	K	Q_n+1
  0	0	Q_n
  0	1	0
  1	0	1
  1	1	¬Q_n

时序电路

分类

• 同步与异步
• Mealy & Moore. Mealy: Z=F(X,Q); Moore: Z=F(Q)

分析

...

设计

原始状态图/表 -> 化简 -> 二进制状态表 ---触发器选择--> 输出/激励方程（次态卡诺图） -> 电路图

如果使用 JK 触发器设计，需要把卡诺图分为两部分，卡诺圈不能跨越隔开的部分。

简化

输出相等，次态相等 | 交错 | 隐含，则可以进行状态合并。

常见集成时序电路

• 74161： 4 位 2 进制计数器，异步清零，同步置数
• 74LS194：移位器，可以实现串-并转换，环形计数等

AD 转换

D/A 转换

• 权电阻型：反馈电阻 R_f = R / 2，（四位）输出 Vo = -V_REF * D_4 / 2^4
• 倒 T 型：反馈电阻 R_f = R
• 权电流型

TTL 门电路

输入端接大/小电阻的影响